PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-113595

(43) Date of publication of application: 22.04.1994

H02P (51)Int.CL 8/00 H02P 8/00 B41J 19/18

B41J 29/38

(21)Application number: 04-282184

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

29.09.1992


(72)Inventor: TAMURA YUJI

(54) MOTOR CONTROLLER

(57) Abstract:

PURPOSE: To allow r.p.m. control of motor by simply providing a simple circuit additionally.

CONSTITUTION: A table memory 7 stores a plurality of time data for controlling r.p.m. of motor gradually. A timer control section 4 is set with time data read out from the table memory 7 and produces a time up signal upon elapse of a set time after start of time measuring operation. Every time when the time up signal is provided, a DMA control section 6 reads out time data from the table memory 7 and sets the time data in the timer control section 4. Every time when the time up signal is provided, a motor control section 3 alters pulse interval of motor drive waveform thus controlling r.p.m. of the motor.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-113595

(43)公開日 平成6年(1994)4月22日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FI	技術表示箇所
H 0 2 P	8/00	304 A	9063-5H		
		J	9063-5H		
B 4 1 J	19/18	F	9212-2C		
	29/38	Z	9113-2C		

審査請求 未請求 請求項の数1(全 11 頁)


(21)出願番号	特顯平4-282184	(71)出願人	000001443
(22)出願日	平成 4年(1992) 9月29日	(70) 2 0 pp +r	カシオ計算機株式会社 東京都新宿区西新宿2丁目6番1号
		(72)発明者	田村 裕治 東京都羽村市栄町 3 丁目 2 番 1 号 カシオ 計算機株式会社羽村技術センター内
		(74)代理人	弁理士 杉村 次郎

(54) 【発明の名称】 モータ制御装置

(57)【要約】

【目的】 簡単な回路を追加するだけでモータの回転数 を制御する。

【構成】 テーブルメモリ7はモータの回転数を徐々に制御する為の複数の時間データを記憶する。タイマ制御部4はテーブルメモリ7から読み出された時間データが設定されるもので、時間計測動作に伴って設定時間経過後にタイムアップ信号を出力する。DMA制御部6はこのタイムアップ信号が入力される毎にテーブルメモリ7から時間データを読み出してタイマ制御部4に設定する。モータ制御部3はタイムアップ信号が入力される毎にモータ駆動波形のパルス間隔を変化させることによりモータの回転数を制御する。



l

【特許請求の範囲】

【請求項1】モータの回転数を徐々に制御する為の複数 の時間データを記憶するメモリと、

このメモリから読み出された時間データが設定され、時間計測動作に伴って設定時間の経過が検出された際に、タイムアップ信号を出力するタイマ回路と、

このタイマ回路からタイムアップ信号が出力される毎に、前記メモリから時間データを順次読み出して前記タイマ回路に直接転送し、この時間データを前記メモリにロードさせるダイレクトメモリアクセス制御回路と、前記タイマ回路からタイムアップ信号が入力される毎に、モータ駆動波形信号のパルス間隔を変化させることによりモータの回転数を制御するモータ制御回路と、を具備したことを特徴とするモータ制御装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はブリンタモータの回転 数を制御するモータ制御装置に関する。

[0002]

【従来の技術】従来、ワードプロセッサにおけるプリンタのモータ制御はキャリッジ制御、フィード制御およびヘッダの履歴・位置・アップダウン制御等があり、これらのモータ制御はソフトウェア方式あるいはハードウェア方式にしたがって行うようにしていた。即ち、CPUによるプログラム制御で行うか、専用のプリンタコントローラを用いて行うようにしていた。

[0003]

【発明が解決しようとする課題】しかしながら、ソフトウェア方式にあっては各種多様のモータ制御を全てプログラム制御で行うと処理が煩雑となり、処理時間も長くなる等の問題があり、またハードウェア方式にあっては高価な専用コントローラを必要とし、コストアップの原因となる等の問題があった。この発明の課題は、簡単な回路を追加するだけでモータの回転数を制御できるようにすることである。

[0004]

【課題を解決するための手段】この発明の手段は次の通りである。メモリはモータの回転数を徐々に制御する為の複数の時間データを記憶するもので、例えば、キャリッジ始動用のテーブルメモリ、キャリッジ停止用のテーブルメモリ、フィード停止用のテーブルメモリ等から成る。タイマ回路はこのメモリから読み出された時間データが設定され、時間計測動作に伴って設定時間の経過が検出された際に、タイムアップ信号を出力する。ダイレクトメモリアクセス制御回路はこのタイマ回路からタイムアップ信号が出力される毎に、前記メモリから時間データを順次読み出して前記タイマ回路に直接転送し、この時間データを前記メモリにロードさせる。モータ制御回路は前記タイマ回路からタイムアップ信号が入力される毎に、モータ駆動50

波形信号のパルス間隔を変化させることによりモータの 回転数を制御する。

[0005]

【作用】この発明の手段の作用は次の通りである。いま、タイマ回路にメモリから読み出された時間データが設定されている状態において、このタイマ回路の時間計測動作に伴ってタイマ回路からタイムアップ信号が入力されると、モータ制御回路はこのタイムアップ信号に基づいてモータ駆動波形信号のパルス間隔を変化させ、また、ダイレクトメモリアクセス制御回路はメモリから時間データを読み出してタイマ回路に直接転送し、この時間データを表モリにロードさせる。このような動作はタイマ回路からタイムアップ信号が出力される毎に実行される結果、モータの回転数はメモリ内に設定されている複数の時間データに基づいて徐々に高くなったり、低くなるようにモータのスピードが制御される。したがって、簡単な回路を追加するだけでモータの回転数を制御することができる。

[0006]

30

【実施例】以下、図1~図11を参照して一実施例を説 明する。図1はワードプロセッサにおけるモータ制御装 置のブロック構成図である。CPU1は各種プログラム にしたがってこのワードプロセッサの全体動作を制御す るもので、データ、アドレス、リードライトその他の制 御信号を I/O (インプット/アウトプット) 制御部 2 に与える。 I/O制御部2はアドレスデータのラッチ・ デコード、データのラッチなどを行うと共に、各種入出 カデバイスの選択等を行うもので、I/O制御部2には データバス等を介してモータ制御部3、タイマ制御部 4、インタラプト制御部5、DMA(ダイレクトメモリ アクセス) 制御部6、テーブルメモリ7がそれぞれ接続 されている。ここで、CPU1から駆動対象のモータを 選択するモータ選択信号やモータの回転方向を指定する 指定方向が送られて来ると、I/O制御部2はこのモー 夕選択信号や指定信号をモータ制御部3に送る。

【0007】モータ制御部3はモータドライバ8を介してプリンタ9の動作を制御するもので、タイマ制御部4からタイムアップ信号(インタラプトリクエスト信号INTRQが入力される毎にモータ駆動波形信号のパルス間隔を変化させるモータの回転数を制御する。

【0008】タイマ制御部4はカード付きのダウンカウンタを有する構成で、このダウンカウンタにはCPU1あるいはテーブルメモリ7からデータバイを介して入力される数値データ(時間データ)が設定されると共に、時間計測動作に伴ってこの設定時間が経過すると、タイムアップ信号をインタラブトリクエスト信号INTRQとして出力し、モータ制御部3およびインタラブト制御部5に与える。

【0009】インタラプト制御部5は各種の入出力デバイスから発生されたインタラプト要求を優先順位を付け

て管理するもので、タイマ制御部4からのインタラプト リクエスト信号INTRQをアンドゲート10を介して DMA制御部6に与え、またインタラプト制御部5には DMA制御部6からアンドゲート11を介してインタラ プトアクノリッチ信号INTAKが入力されている。こ こで、アンドゲート10、11はI/O制御部2から出 力されるモータ制御モード信号にしたがって開成され る。

【0010】DMA制御部6はCPU1を介さずにテー ブルメモリ7の内容を直接、タイマ制御部4に転送する もので、CPU1からDMA開始アドレス(テーブルメ モリ7の先頭アドレス) および転送バイト数が初期設定 されると共に、この状態において、インタラブト制御部 5からアンドゲート10を介してインタラプトリクエス ト信号INTRQが入力される毎にテーブルメモリ7の 先頭から時間データを読み出してタイマ制御部4にロー ドする。なお、DMA制御部6はCPU1との間でバス の開放を要求する開放要求信号HLDRQ、バス許可通 知信号HLDAKの授受を行う。

【0011】テーブルメモリ7はモータの回転数を徐々・20 に制御する為の複数の数値データ(時間データ)を記憶 するもので、テーブルメモリ7にはモータの種類や駆動 状態に応じて各種のテーブルが備えられている。例え ば、キャリッジ起動テーブル、キャリッジ停止テーブ ル、フィード開始テーブル、フィード停止テーブル、へ ッドアップテーブル等を有し、各テーブルにはモータの 回転数を徐々に上げてゆく場合や下げてゆく場合のよう にモータのスピードを変化させる為の一連の数値データ がテーブル毎に設定されている。

【0012】次に図2および図3を参照してモータ制御 部3の回路構成を説明する。ここで、図2および図3は 1つのモータに対応するモータ制御部で、特に図2はモ ータを反転させる反転パルスを出力する反転パルス出力 部の構成を示している。先ず、反転パルス出力部はカス ケード接続された2つのディレードフリップフロップ (D-FF) 3-1、3-2を有し、D-FF3-1は モータの回転方向を変える時にCPU1からのデータD 0をラッチするもので、ノアゲート3-3にはCPU1から入出力命令I/Oおよびライト命令WRが入力さ れ、このノアゲート3-3の出力信号に同期してCPU 1からのデータ (モータの回転方向を示すデータ) D O がD-FF3-1にラッチされる。このD-FF3-1 のQ出力はタイマ制御部4からのインタラプトリクエス ト信号INTRQに同期してD-FF3-2にラッチさ れ、このD-FF3-2のQ出力はモータの回転方向を 制御する反転パルスIPとして出力される。この反転パ ルスIPはモータの回転方向を変化させる際、一定期 間、ハイレベルとなる信号で、図3に示す回路に与えら れる。アンドゲート3-4はD-FF3-1、3-2の

るもので、このインタラプト無効信号IGはモータの回 転方向を変化させる際、一定期間ローレベルとなる信号 で、この間にタイマ制御部4から出力されたインタラプ トリクエスト信号INTRQを一時的にディスエーブル とするもので、図3に示す回路に与えられる。なお、D - FF3-2はイニシャライズ時のリセット信号RES ETによってリセットされ、また、D-FF3-1はこ のリセット信号RESETとD-FF3-2のQ出力が オアゲート3-5を介して入力されることによってリセ 10 ットされる。

【0013】一方、モータ制御部3を構成するその他の 回路は図3に示す如く構成されている。ここで、図3に 示すモータ制御部は、3つのD-FF3-11、3-1 2、3-13を有し、自己の反転Q出力をD入力とする 為、C入力にパルスが入力される毎に、Q出力が反転さ れるトグル動作を行う。ここで、アンドゲート3-14 にはインタラプトリクエスト信号INTRQ、インタラ プト無効信号IG、モータイネーブル信号(モータ選択 信号) MEがそれぞれ入力されており、このアンドゲー ト3-14の出力信号はD-FF3-11のC入力に与 えられる。このD-FF3-11のQ出力はイクスクル ーシブオアゲート3-15、またその反転Q出力はイク スクルーシブオアゲート3-16に与えられ、また、イ クスクルーシブオアゲート3-15、3-16の出力は 対応するD-FF3-12、3-13のC入力に与えら れる。

[0014] CCC, D-FF3-12, 3-130Q

および反転Q出力はステッピングモータのA~D相の入 力に相当するモータ回転用の矩形パルス信号A、B、 30 C、Dで、D-FF3-12のQ出力は矩形パルス信号。 A、反転Q出力は矩形パルス信号B、D-FF3-13 のQ出力は矩形パルス信号C、反転Q出力は矩形パルス 信号Dに対応している。また、D-FF3-12のQ出 力およびD-FF3-13の反転Q出力はイクスクルー シブノアゲート3-17にも入力され、またD-FF3 -12の反転Q出力およびD-FF3-13のQ出力は イクスクルーシブオアゲート3-18にも入力されてい る。そして、このイクスクルーシブノアゲート3-1 7、イクスクルーシブオアゲート3-18の出力信号 は、対応するアンドゲート3-19、3-20を開成さ せる。このアンドゲート3-19、3-20には図2の 回路から出力された反転パルスIPが入力されており、 この反転パルスIPを対応するイクスクルーシブオアゲ ート3-15、3-16に与える。なお、イクスクルー シブノアゲート3-17、イクスクルーシブオアゲート 3-18およびアンドゲート3-19、3-20はモー 夕の停止位置を検出する検出回路を構成する。なお、図 2および図3で示したDMA制御部6は1つのモータに ついてのみ示したが、その他のモータに対応するDMA 反転Q出力に応じてインタラプト禁止信号IGを出力す 50 制御部6も同様の回路によって構成可能である。

20

【0015】次に、本実施例の動作を図4~図11を参 照して説明する。図4は全体動作の概念を示したフロー チャートで、ステップS1~S3はCPU1のプログラ ム制御によるソフトウェア方式に対応する動作を示し、 ステップS4~S10はモータ制御部3、タイマ制御部 4、DMA制御部6等によるハードウェア方式に対応す る動作を示している。まず、CPU1はI/O制御部2 を介してどのモータを駆動させるのかを選択するモータ 選択信号およびそのモータをどの方向に回転させるのか を指定する回転方向指定信号を出力し、モータ制御部3 にセットする(ステップS1)。次に、CPU1はI/ O制御部2を介してテーブルメモリ7の先頭アドレスお よびDMA転送バイト数をDMA制御部6にセットする (ステップS2)。これによってDMA制御部6は動作 可能状態となり、タイマ制御部4からインタラプト制御 部5を介して入力されるインタラプトリクエスト信号 I NTRQの入力待ち状態となる。この場合、CPU1は モータの種類やモータの駆動状態に応じてテーブルメモ リ7内に格納されている各種テーブルのうち、対応する テーブルを指定する為のテーブル指定信号をI/O制御 部2を介してDMA制御部6に与える。次に、CPU1 は初回だけ I / O制御部 2 を介してタイマ制御部 4 に初 期データ (時間データ) を設定する (ステップS3)。 【0016】これによってタイマ制御部4は時間計測動 作を開始し(ステップS4)、設定時間経過後にタイム 信号をインタラプトリクエスト信号INTRQとして発 生出力すると共に時間計測動作を停止する(ステップS 5)。このインタラプトリクエスト信号 INTR Qはモ ータ制御部3に与えられると共に(ステップS6)、イ ンタラプト制御部5を介してDMA制御部6に与えられ 30 る(ステップS7)。これによってDMA制御部6は通 常と同様のDMA転送を開始するが、その際、DMA制 御部6はテーブルメモリ7内の指定テーブルの内容をそ の先頭から1バイトずつ読み出してタイマ制御部4に転 送する毎にマイナス「1」ずつされる転送バイト数が 「0」か否かをチェックする(ステップS8)。最初、 転送バイト数は「0」でないので、DMA制御部6はテ ーブルメモリ7内の指定テーブルをアクセスし、その先 頭から時間データを読み出してタイマ制御部4にロード する(ステップS9)。この結果、DMA制御部6は転 送バイト数をマイナス「1」すると共に、アドレスに 「1」を加算して次アドレスの指定を行う(ステップS 10)。

【0017】その後、ステップS4に戻り、タイマ制御 部4の時間計測動作が再び開始され、DMA制御部6は インタラプトリクエスト信号INTRQの入力待ち状態 となる。ここで、タイマ制御部4の設定時間が経過し、 タイマ制御部4からインタラプトリクエスト信号 INT RQが出力されると、DMA制御部6は再びDMA転送 を行い、テーブルメモリ7から時間データを読み出して´50 ライト命令WR等を出力する。すると、図7に示す如

タイマ制御部4に設定する。以下、同様の動作は転送バ イト数が「0」となるまで、つまり、テーブルメモリ7 から指定テーブルの内容を全て読み出してタイマ制御部 4にロードし終るまで繰り返される。このようにタイマ 制御部4から発生出力されるインタラプトリクエスト信 号INTRQは、指定テーブル内に順次格納されている 複数の時間データの時間間隔に依存している為、モータ 制御部3から出力されるモータ回転用の矩形パルスA、 B、C、Dはこの時間間隔によってそのパルス幅が決定 され、これが広いとモータの回転は低速となり、狭いと 高速となる。

【0018】以下、モータ制御部3の動作を詳細に説明 する。先ず、モータ制御部3を構成する反転パルス出力 部(図2参照)において、D-FF3-1、3-2がそ れぞれリセットされ、D-FF3-2のQ出力(反転パ ルス) IPがローレベル、アンドゲート3-4の出力 (インタラプト無効信号) IGがハイレベルとなってい る状態で、タイマ制御部4からインタラプトリクエスト 信号INTRQが出力されると、D-FF3-11はイ ンタラプトリクエスト信号INTRQが入力される毎に その出力状態が反転される為、D-FF3-11のQ出 力はインタラプトリクエスト信号INTRQが入力され てから次のインタラプトリクエスト信号INTRQが入 力されるまでの間、ハイレベルとなるパルス信号とな る。この場合、反転パルスIPはローレベル、したがっ てアンドゲート3-19、3-20の出力はローレベル に固定されている為、インスクルーシブオアゲート3-15、3-16の出力はD-FF3-11のQ出力ある いは反転Q出力に相当し、対応するD-FF3-12、 3-13の出力状態を反転させる。この結果、D-FF 3-12、3-13のQおよび反転Q出力、つまり、モ ータ回転用の矩形パルスA、B、C、Dは図5(正転の 場合)に示す如くとなり、矩形パルスA、Bは他の矩形 パルスC、Dに比べて90°位相が進んだものとなる。 他方、図6はモータを反転させる場合の矩形パルスA、 B、C、Dを示し、矩形パルスA、Bは他の矩形パルス C、Dに比べて90°位相が遅れたものとなる。なお、 図5、図6は説明を簡単にする為にモータのスピードを 一定にする場合を示したが、モータの回転を徐々に高く 40 したり、下げる場合にはインタラプトリクエスト信号 I NTRQが出力される時間間隔が変化する為、それに応 じて矩形パルスA、B、C、Dのパルス幅が変化するよ うになる。

【0019】いま、モータが停止すると、それ以降はイ ンタラプトリクエスト信号INTRQが出力されない 為、D-FF3-12、3-13には停止時の出力状態 が保持されることになる。ここで、モータの回転方向を 変化させるものとすると、CPU1はモータの回転方向 をセットし直す為に、論理値"1"のデータD0と共に

40

示している。

く、D-FF3-1のQ出力はハイレベルとなる。ここ で、CPU1によって強制的にインタラプトリクエスト 信号INTRQを出力させると、D-FF3-2の出力 状態が反転されてそのQ出力がハイレベルとなると共に その反転Q出力によってD-FF3-1がリセットさ れ、そのQ出力がローレベルとなる。その後、再びイン タラプトリクエスト信号 INTRQが入力されると、D - FF3-2のQ出力もローレベルとなる。この結果、 図7に示す様な反転パルス I P およびインタラプト無効 信号IGが出力されることになる。

【0020】このようにモータの回転方向をセットする と、その後、一定期間、ハイレベルとなる反転パルス I Pが出力されると共に、一定期間、ローレベルとなるイ ンタラプト無効信号IGが出力される。この結果、アン ドゲート3-14が閉成される為、D-FF3-11の 出力はインタラプトリクエスト信号INTRQによって は変化しないようになる。この場合、反転パルスIPが ハイレベルのパルス信号となるので、前回のモータの回 転方向とモータ停止時における矩形パルスA、B、C、 Dの出力状態に応じてD-FF3-12、3-13の何 れか一方を反転パルスIPに同期してその出力状態を反 転させる。つまり、一度モータを停止させて回転方向を 変えた場合には、D-FF3-12、3-13の何れか 一方にパルスを1パルス分多く入力することにより、回 転方向を変えるようにしている。例えば矩形パルスA、 Bと他の矩形パルスC、Dの位相関係は、モータの停止 前と比べてプラス方向に90°だったらマイナス方向に 90°というように位相がずれることになるので、停止 した時の出力状態を維持しながらの反転が可能となる (図8参照)。なお、図8はD-FF3-12に1パル 30 ス多く入力した場合である。ここで、D-FF3-1 2、3-13のうちどこに1パルス多く入力するかは、 前回どの状態で停止させたか、前回どの回転方向だった かによって決定される。なお、アンドゲート3-19、 3-20の出力(反転パルスIP)は、対応するイクス クルーシブオアゲート3-15、3-16に与えられて いる為、モータが停止した時に、D-FF3-11の反 転Q出力がハイレベルであっても、ローレベルであって もイクスクルーシブオアゲート3-15、3-16の何 れか一方から反転パルスIPが出力されて対応するD-FF3-12、3-13の一方に入力される。

【0021】図9は現在の停止位置からモータの回転方 向を正転から逆転あるいは逆転から正転させる際におい て、回転用矩形パルスA、B、C、Dの出力状態をモー タの停止位置状態に応じて4つのパターンP-1、P-2、P-3、P-4に場合分けして示すタイムチャート で、このパターンP-1、P-2、P-3、P-4に応 じてD-FF3-12、3-13の何れか一方に1パル ス多く入力される。ここで、図8に示す①、②、③、④ は図10に示す矩形パルスA、B、C、Dの出力状態に 50 には転送バイト数が「0」になったら最終アドレスの内

A、B、C、Dが「0101」の場合、タイミング②は 「1001」の場合、タイミング③は「1010」の場 合、タイミング④は「0110」の場合を示している。 そして、図9に付した点線は回転方向を変化させたタイ ミングで示している。したがってパターンP-1はタイ ミング④の状態でモータを停止させた場合、パターンP - 2はタイミング③の状態で停止させた場合、パターン P-3はタイミング②の状態で停止させた場合、更にパ 10 ターンP-4はタイミング①の状態で停止させた場合を

【0022】いま、タイミング④の状態で停止した場合 (パターンP-1の場合)、矩形パルスA、Dがローレ ベル、矩形パルスB、Cがハイレベルとなるので、図1 1に示す如く、イクスクルーシブノアゲート3-17の 出力はハイレベル、イクスクルーシブオアゲート3-1 8の出力はローレベルとなり、アンドゲート3-19が 閉成される為、反転パルスIPはD-FF3-12に入 力される。また、タイミング③の状態で停止した場合 (パターンP-2の場合)、矩形パルスA、Cがハイレ ベル、矩形パルスB、Cがローレベルと成るので、図1 1に示す如く、イクスクルーシブノアゲート3-17の 出力はローレベル、イクスクルーシブオアゲート3-1 8の出力はハイレベルとなる為、反転パルス I P はアン ドゲート3-20、イクスクルーシブオアゲート3-1 16を介してD-FF3-13に入力される。同様に、 パターンP-3の場合にはD-FF3-12、パターン P-4の場合にはD-FF3-13に反転パルスIPが 入力されることになる。なお、回転方向を逆転から正転 に変化させる場合も上述と同様であるので、その説明は 省略する。

【0023】以上の様に本実施例においては、タイマ制 御部4、DMA制御部6を設け、モータの回転数を制御 するテーブルメモリアの内容を順次タイマ制御部4にロ ードし、タイマ制御部4のタイムアップ信号に基づいて モータ駆動波形のパルス幅を変化させてモータの回転数 を制御するようにしたからCPU1によるプログラム制 御をハードウェアに置き換えることが可能となる。ここ で、本実施例においては通常のワードプロセッサに備え られているタイマ制御部4、DMA制御部6、インタラ プト制御部5をモータ制御用としても兼用するようにし ている為、回路構成が簡素化され、コスト的にも極めて 有利なものとなる。

【0024】なお、テーブルメモリ7にはモータの回転 数を徐々に上げたり、徐々に下げるような時間間隔を持 ったデータをテーブル毎に複数記憶させておく為、モー タを一定スピードで回転させる場合には、通常と同様に CPU1によって制御するようにしてもよいがこれを本 実施例の回路を用いて行うようにしてもよい。この場合

容を以降転送し続ければよいが、その際、転送バイト数 が「0」になったらテーブルメモリ7に対するアドレス 更新をストップする回路を用意する必要がある。

[0025]

【発明の効果】この発明によれば、簡単な回路を追加す るだけでモータの回転数を制御することができるので、 CPUの負担を大幅に削減することが可能となると共に 高価な専用コントローラ等も不要となり、コスト的にも 極めて有利なものとなる。

【図面の簡単な説明】

【図1】モータ制御装置の全体構成を示したブロック 図。

【図2】モータ制御部3の一部を構成する反転パルス出 力部を示した回路構成図。

【図3】モータ制御部3を構成する他の部分を示した回 路構成図。

【図4】モータ制御装置の全体構成の概要を示したフロ ーチャート。

【図5】モータを正転させる場合において、モータ制御 部3から出力されるモータ回転用矩形パルスA、B、 C、Dを示したタイムチャート。

【図6】モータを逆転させる場合において、モータ制御 部3から出力されるモータ回転用矩形パルスA、B、 C、Dを示したタイムチャート。

【図7】モータ制御部3を構成する反転パルス出力部の 動作を示したタイムチャート。

【図8】モータ制御部3を構成する他の部分 (図3で示 した部分)の動作を示したタイムチャート。

10

【図9】現在の停止位置からモータの回転方向を変化さ せる場合において、回転用矩形パルスA、B、C、Dの 出力状態をモータの停止位置に応じて4つのパターンに 場合分けして示したタイムチャート。


【図10】モータ回転用矩形パルスA、B、C、Dの出 力状態をタイミング①、②、③、④別に示した図。

【図11】タイミング①、②、③、④に対応するインス 10 クルーシブノアゲート3-17、インスクルーシブオア ゲート3-18の出力状態を示すと共に、このインスク ルーシブノアゲート3-17、インスクルーシブオアゲ ート3-18の出力に応じて反転パルスIPが択一的に 入力されるD-FF3-12あるいは3-13を示した 図。


【符号の説明】

- 1 CPU
- I/O制御部
- 3 モータ制御部
- 4 タイマ制御部 20
 - 5 インタラプト制御部
 - DMA制御部
 - 7 テーブルメモリ
 - モータドライバ
 - 9 プリンタ


【図2】




【図1】




【図3】







【図7】








【図8】



【図9】



【図10】

タイミング	Α .	В	С	D
0	0	1	0	1
@	1	, O	0	1
3	1	0	1	0
4	0	1	1	0

【図11】

タイミング	イクスクルーシブ ノアゲート3-17	イクスクルーシブ オアゲート3-18	反転パルスが1パルス 多く入力されるD-FF		
4	1	0	D-FF3-12		
3	0	1	D-FF3-13		
2	1	0	D-FF3-12		
0	0	1	D-FF3-13		